FPGA最小体系的计划办法

FPGA最小体系是可以使FPGA正常事情的最简便的体系。它的边沿电路尽力最少，只包含FPGA必要的控制电路。寻常所说的FPGA的最小体系主要包含FPGA芯片、下载电路、外部时钟、复位电路和电源。假如必要使用SOPC软嵌入式处理器还要包含SDRAM和Flash。寻常以上这些组件是FPGA最小体系的构成局部。本文以EP2C8Q208C8为主芯片举行FPGA最小体系的计划。

FPGA芯片管脚先容

关于必要在印刷电路板上使用大范围FPGA器件的计划职员来说，I/O引脚分派是必需面临的浩繁挑唆之一。其既约莫协助计划快速完成，也有约莫形成计划失败。在此历程中必需均衡FPGA和PCB两方面的要求，同时还要并行完成两者的计划。假如仅仅针对PCB或FPGA举行引脚布局优化，那么约莫在另一方面惹起计划成绩。因此，在计划FPGA电路之前，必要仔细阅读相应FPGA的芯片手册。FPGA的管脚主要包含设置管脚、电源、时钟、用户I/O及特别使用管脚等。

1. 电源管脚

VCCINT：内核电压。通常与FPGA芯片所接纳的工艺有关，如130nm工艺为1.5V、90nm工艺为1.2V。

VCCIO：端口电压。寻常为3.3V，还可以支持选择多种电压，如5V、1.8V、1.5V等。

VREF：参考电压。

GND：信号地。

2. 时钟管脚

VCC_PLL：锁相环管脚电压，直接连VCCIO。

VCCA_PLL：锁相环模仿电压，寻常经过滤波器接到VCCINT上。

GNDA_PLL：锁相环模仿地。

GNDD_PLL：锁相环数字地。

CLK[n]：锁相环时钟输入，此中n表现锁相环序号。

PLL[n]_OUT：锁相环时钟输入，此中n表现锁相环序号。

3. 设置管脚

MSEL[1..0]：用于选择设置形式。FPGA有多种设置形式，如主动、被动、快速、正常、串行、并行等，可以对此管脚举行选择。

DATA0：FPGA串行数据输入，毗连至设置器件的串行数据输入管脚。

DCLK：FPGA串行时钟输入，为设置器件提供串行时钟。

nCSO(I/O)：FPGA片选信号输入，毗连至设置器件的nCS管脚。

ASDO(I/O)：FPGA串行数据输入，毗连至设置器件的ASDI管脚。

nCEO：下载链器件使能输入。在一条下载链(Chain)中，当第一个器件设置完成后，此信号将使能下一个器件开头举行设置。下载链的最初一个器件的nCEO应悬空。

nCE：下载链器件使能输入，毗连至上一个器件的nCEO。下载链第一个器件的nCE接地。

nCONFIG：用户形式设置起始信号。

nSTATUS：设置形态信号。

CONF_DONE：设置完毕信号。

4. 用户I/O

I/O[n]：可用作输入或输入，大概双向口，同时可作为LVDS差分对的负端。此中n表现管脚序号。

5. 特别管脚

VCCPD：用于选择驱动电压。

VCCSEL：用于控制设置管脚和锁相环干系的输入缓冲电压。

PORSEL：上电复位选项。

NIOPULLUP：用于控制设置时所使用的用户I/O的内里上拉电阻对否事情。

TEMPDIODEn/p：用于关联温度敏感二极管。

FPGA开发板的主芯片EP2C8Q208C8如图2-2所示。

图2-2　EP2C8Q208C8管脚图

电源电路计划

电源是整个体系可以正常事情的基本确保，假如电源电路计划得不佳，体系有约莫不克不及正常事情，大概即使能正常事情但是散热条件不佳，招致体系不安定等特别情况。以是怎样选用切合的电源芯片，以及怎样公道地对电源举行布局布线，都是值得下大光阴研讨的。

在选用电源之前要仔细阅读FPGA的芯片手册，寻常来说，FPGA用到的管脚和资源越多，所必要的电流就越大，当电路启动时FPGA的刹时电流也比力大。经过数据手册中提供的电气参数，确定FPGA最大必要多大的电流才干事情。底下是几种常使用的FPGA参考电源芯片。

AMS1117系列稳压器可以提供1A电流，线型电源(实用208管脚以下、5万逻辑门以下的FPGA)。

AS2830(或LT1085/6)稳压器可以提供3A电流，线性电源(实用240管脚以下、30万逻辑门以下的FPGA)。

TPS54350稳压器可以提供3A电流，开关电源(实用大封装大范围的高端FPGA)。

为了低落FPGA电路本钱，电源电路接纳ASM1117电源芯片举行计划，如图2-3所示。

图2-3　电源电路计划原理图

滤波电容电路模块计划

为了确保FPGA芯片正常事情，其每一个内核电压VCCINT和端口电压VCCIO引脚都需添加一个电容，以滤除外电路对FPGA主芯片的影响，其典范电路如图2-4所示。

图2-4　电源电路计划原理图

JTAG调试与AS下载电路的计划

FPGA是SRAM型布局，本身并不克不及固化步骤。因此，FPGA必要一片Flash布局的设置芯片来存储逻辑配相信息，用于举行上电设置。以Altera公司的FPGA为例，设置芯片分为串行(EPCSx系列)和并行(EPCx系列)两种。此中EPCx系列为老款设置芯片，体积较大，价格高。而EPCSx系列芯片与之比拟，体积小、价格低。在把步骤固化到设置芯片之前，寻常先使用JTAG形式去调试步骤，也就是把步骤直接下载到FPGA芯片上运转。固然这种办法在断电今后步骤会丧失，但是富裕使用了FPGA的无穷擦写性。以是寻常FPGA有两个下载接口：JTAG调试接口和AS下载接口。所不同的是前者下载至FPGA，后者是编程设置芯片(如EPCSx)，然后上电复位再设置FPGA。如图2-5所示是JTAG形式和AS形式的电路原理图。

图2-5　JTAG形式和AS形式电路计划原理图

时钟电路计划

FPGA的全局时钟应该是从晶振分出来的，最原始的频率。其他必要的种种频率都是在这个基本上使用PLL或其他分频伎俩取得的。晶振可以分为无源晶振和有源晶振。无源晶振有2个引脚的无极性元件，必要借助于外接装备内里的振荡时钟电路才干产生振荡信号，本身无法振荡起来。有源晶振有4只引脚，是一个完备的振荡器，器件内里除了石英晶体外，另有晶体管和阻容元件。因FPGA内里不存在振荡时钟电路，故需接纳有源晶振举行时钟电路计划，同时在输入端串接了一个100欧姆和一个0欧姆电阻，以便利时钟电路调试，如图2-6所示是时钟电路原理图。

图2-6　时钟电路原理图

复位电路的计划

寻常复位电路接纳的是低电平复位，仅有一局部单片机接纳高电平复位办法。稀有的电平复位电路分为芯片复位和阻容复位。前者的复位信号比力安定，尔后者容易显现发抖。底下是几种常使用的复位芯片。

常用的芯片复位有MAX708S/706S系列，它们可提供高、低电平两种复位办法和电源监控才能(监控电源电压低到一定水平主动复位)。

IMP811是一款比力便宜的复位芯片，仅有低电平复位功效，但是其体积十分小。

从FPGA电路板价格便宜角度动身，复位典范毗连电路如图2-7所示。

图2-7　复位电路计划原理图

锁相环边沿电路的计划

Altera公司的FPGA内嵌模仿锁相环，但为了使锁相环正常事情，其边沿必需到场一个10mH的电感、一个0.1uF和一个0.01uF的瓷片电容，以及一个10uF的电解电容，如图2-8所示为锁相环边沿电路原理图。FPGA的锁相环可以经过反应途径来消弭时钟分布途径的延时，可以做频率综合(如分频和倍频)，也可在去发抖、修正占空比移相称使用中使用。

图2-8　锁相环边沿电路原理图

LED电路的计划

为了便于验证FPGA最小体系时钟电路和主芯片对否可以正常事情，寻常体系都需接入8位LED等，如图2-9所示为LED电路计划原理图。

图2-9　LED电路计划原理图

高速SDRAM存储器接口电路计划

SDRAM可作为软嵌入式体系(SOPC)的步骤运转空间，大概作为多量数据的缓冲区。SDRAM是通用的存储装备，只需容量和数据位宽相反，不同公司消费的芯片都是兼容的。寻常比力常用的SDRAM包含古代HY57V系列、三星K4S系列和美光MT48LC系列。比如，4M×32位的SDRAM，古代公司的芯片型号为HY57V283220，三星公司的为K4S283232，美光公司的为MT48LC4M32。这几个型号的芯片可以互相交换。SDRAM典范电路如图2-10所示。

图2-10　高速SDRAM存储器接口原理图

Flash存储器接口电路计划

Flash可作为SOPC体系的步骤存储空间，大概作为步骤的固件空间。最常使用的是AMD公司大概Intel公司的Flash。在小容量的Flash选择上，AMD公司的Flash性价比力高，而高容量的Flash选择上，Intel公司的Flash性价比力高。Flash相反也可以经过设置完成8位和16位的数据位宽，典范的16位形式下的Flash毗连如图2-11所示。

图2-11　Flash存储器接口电路原理图