组合逻辑电路(5): 加法器(Adder)
电子盘算机最基本的职责之一就是举行算术运算，在机器中四则运算——加、减、乘、除都是分析为加法运算举行的，因此加法器便成了盘算机中最基本的运算单位。
半加器(Half Adder)
两个一位二进制数相加，叫半加。完成半加利用的电路称为半加器。
两个一位二进制数、相加，若用表现半加和，用表现向高位的进位；显然真值表如下：
由此可以直接写出逻辑表达式：
半加器的逻辑电路图和标记如下：
全加器（Full Adder）
多位二进制数相加，带进位的加法，叫做全加。完周全加运算的电路叫做全加器。
假如用、表现 、两个数的第位，用表现来自低位的进位， 表现向高位的进位；显然真值表如下：
使用图形法可以容易低写出函数的表达式：
之以是不直接写出最简与或表达式，缘故在于凑出已有的 ，从而简化整个电路。逻辑电路图如下：
逐位进位加法器（Carry-Ripple Adder）
在弄清晰了一位全加器的构成和事情原理后，就可以讨论多位二进制相加的成绩了。
完成多位数相加的电路很多，串行逐位进位加法器就是此中的一种。现已四位二进制数相加为例，扼要先容。
两个四位二进制数、举行相加，其逻辑图如下：
由四个全加器构成，因低位的进位必要送给高位，故任一位的加法运算，都必需比及低位加法做完送来进位后才干举行。这种办法叫做逐位进位，偶尔又称串行进位。
逐位进位加法器的优点是电路比力简便，缺陷是运算速率不高。
我还会在后方讨论电路吞吐量的时分，再来先容其他型式的加法器。
