DFT真的不如其他IC计划岗亭吗？

现如今芯片的集成度越来越高，计划和制造阶段的任何一个小失误、小错误，都有约莫招致消费出来的芯片制品有缺陷。有缺陷的芯片通常就是一堆渣滓。

这堆渣滓承载着从计划到制造一切工程师的心血，约莫是爆肝一年多的后果，也约莫费专心血了好几年。而对企业来说，亏的就是真金白银。

什么是DFT？

为了确保交付的芯片产物没有成绩，晶圆（Wafer）消费出来之后会履历一系列测试事情。

关于测试芯片，业内的要求是大范围、主动化测试芯片，确保给客户的每一颗芯片都是切合产物标准的。

DFT应运而生。

DFT（Design Fot Test），中文名叫可测性计划。

指的是在芯片计划阶段就插进一些硬件逻辑，好比插进扫描链、引出JTAG调试接口等，增长电路内里节点的可控性和可观察性，到达之后可以都测试大范围芯片的目标。

简便点来说，就是在计划阶段就思索到测试阶段，提高芯片流片之后的可测试性。利益就是一方面可以低落测试的财帛以及时间本钱，另一方面可以提升制造良率。

固然是为了测试而显现的岗亭，但从岗亭分布上去说，它仍旧属于芯片计划阶段。

事情内容是什么？

一位及格的DFT工程师，最最少要懂计划、懂测试、懂电路。这是岗亭特性使然，要求各个阶段的知识都要触及到一些。

好比你要会前端计划的RTL，你要懂后端的逻辑综合和时序分析，你懂测试改良芯片良率。但关于coding的才能要求并不算高，也不必要学得很博识。

DFT的计划周期是比力长的，在整个周期中DFT工程师必要：

1. 到场芯片DFT架构界说和计划。

2. 完成DFT电路计划，包含Scan、Mbist、Bscan等。

3. 帮助后端团队处理DFT干系的时序分析和timing收敛事情。

4. 使用ATBG等东西天生测试向量，并且举行仿真验证。

5. 到场ATE，debug 测试failure，提高芯片良率。

P：这么看下去，DFT才是真的全栈型选手？

必要把握什么？

话说归来回头，就岗亭本身而言，DFT工程师还必要把握一些基本的知识和武艺：

SCAN，扫描测试，主要是用来检测芯片制造历程中常常会显现的没效成绩。

BIST，内建自测试，主要是在芯片内里产生测试码，对测试的后果举行分析。

JTAG，是指国际标准测试协议（IEEE 1149.1），也是指JTAG团结测试举动小组。

要说这个渊源，还得回到80年代末的时分，一些IC公司建立了JTAG（团结测试举动小组），主要研讨界限扫描武艺的标准。厥后他们提出的标准被确定成了IEEE1149.1-1990界限扫描测试接口标准，如今是使用最广的体系级测试武艺。

外表提到的三项武艺，是DFT很中心的武艺。除了要把握这些武艺原理，还得会用EDA东西，这些武艺的完成都得靠EDA东西才行。

另有perl、tcl这些脚本言语以及Liunx，都是IC计划通用的必备武艺。

需求少、报答低？

干系于计划、验证这些大火的岗亭来说，DFT的市场需求量相对来说的确少一些。只是一些，并没有到“稀缺”这个地步。

即使稀缺，指的也是DFT人才，而非岗亭容量。

抛开招聘平台不谈，一些问答平台上也到处可见急招DFT工程师的信息。

再来说薪资。

资深的DFT工程师（5年履历）基本月薪就能拿到50-80K，能带团队的话，3年履历的工程师月薪50K也是悄悄松松。

这里说的仅仅是基本月薪罢了，还并没有算上福利补助和年末奖。

全体来说，DFT的薪资报答和前端计划、功效验证、后端计划是持平的，并不存在报答相差较大的情况。

出息不如其他岗亭？

行业正在飞速提高，与之相伴的就是各种岗亭需求量激增，DFT天然也在列。越是业内的大厂，对芯片的把控就越严厉，以是对这个岗亭的需求天然就大。

加上国内高校现在并没有干系的专业课程，以是人才培养方面存在困境，这就让DFT工程师变得更宝贵了。

DFT武艺也在不休优化提高，DFT工程师不停学习研究新武艺。无论是研究武艺照旧带团队，只需入行做到资深，都能有很不错的出息。

照旧那句话，有风口就积极追逐，捉住了入行的时机，将来就各凭本事巅峰相见。

假如你想入门DFT，但又苦于入行无门，那无碍了解一下IC修真院的DFT事情直通营。

IC修真院与你偕行。