上拉电阻(什么是上下拉电阻？上下拉电阻怎么用？)

什么是上下拉电阻？上下拉电阻怎样用？

各位好，我是李工，今天讲一下上下拉电阻。

什么是上下拉电阻？

上拉电阻和下拉电阻是依据电阻不同的使用场景来界说的，并不存在上拉和下拉这两种实体的电阻，实质上是电阻。相似的另有去耦合电容和耦合电容，也是依据使用场合来取名，不存在实体的电容，实质是电容。

上下拉电阻原理

上拉电阻：在某信号线上，经过电阻与一个安稳的高电平VCC相接，使其电压在空闲形态坚持在VCC电平，此时电阻被称为上拉电阻。也就是说把一个信号经过一个电阻接到电源（VCC）。

如下图所示：电阻R12将KEY1网络标识上拉到高电平，在按键S2没有按下的情况下KEY1将被钳制在高电平，从而制止了引脚悬空而惹起的误举措。

上拉电阻图

下拉电阻：在某信号线上，经过电阻与一个安稳的高电平VCC相接，使其电压在空闲形态坚持在VCC电平，此时电阻被称为上拉电阻。也就是信号接到地(GND)。

下拉电阻图

电阻R29将DIR网络标识下拉到低电平，在光耦没有导通的情况下DIR将被钳制在低电平，从而制止了引脚悬空而惹起的误举措。

“强上拉”、“弱上拉”是什么？

强弱只是上拉电阻的阻值不一样罢了，没有什么严厉的区分。比如50Ω上拉，则寻常称为强上拉；100kΩ上拉则称为弱上拉。

“强下拉”、“弱下拉”也是一样的，强下拉电阻的极度就是0欧姆电阻，大概是将信号线直接与电源或地相来毗连。

上下拉电阻的作用

1、维持输入管脚是一个安定态

芯片的管脚有三个典范，输入（Output，简称O）、输入（Input，简称I）和输入输入（Input/Output，简称I/O）。芯片的输入管脚，输入的形态有三个：高电平、低电平、和高阻形态。当输入是高阻，即输入管脚悬空，很约莫形成输入的后果是不安定态，惹起输入振荡。有些使用场合不渴望显现高阻形态，可以经过上拉电阻或下拉电阻的办法使这个输入管脚处于安定形态。

2、提高电压准位(电平标准婚配)

当TTL电路驱动CMOS电路时，假如TTL电路输入的高电平低于CMOS电路的最低高电平（寻常为3.5V），这时就必要在TTL的输入端接上拉电阻，以提高输入高电平的值；OC门电路必需加上拉电阻，以提高输入的高电平值。

TTL电路

3、加大输入引脚的驱动才能

芯片的输入管脚本身并不是OC、OD，但是偶尔我们也会增长一个上拉电阻或下拉电阻，经过上拉或下拉来增长或减小驱动电流。

比如，一个单片机的I/O口内里有一个几十kΩ，最大输入电流也就是250μA，因此当我们增长一个上拉电阻时，可以构成和内里上拉电阻并联布局，增长高电平常电流的输入才能。在负载增大时，仍旧可以坚持充足的电压。

4、N/A引脚（没有毗连的引脚）防静电、防干扰

在CMOS芯片上，为了避免静电形成毁坏，不必的引脚不克不及悬空，寻常接上拉电阻低落输入阻抗，提供泄荷通路。同时引脚悬空就比力容易吸收外界的电磁干扰。芯片的管脚加上拉电阻来提高输入电平，从而提高芯片输入信号的噪声容限，加强抗干扰才能。长线传输中，电阻不婚配容易惹起反射波干扰，加上下拉电阻是电阻婚配，好效地克制反射波干扰。提高总线的抗电磁干扰才能，管脚悬空就比力容易受外界的电磁干扰。

5、电阻婚配

克制反射波干扰，长线传输中电阻不婚配容易惹起反射波干扰，加上下拉电阻使电阻婚配，能好效地克制反射波干扰。

6、预设空间形态/默许电位

在一些CMOS输入端接上拉或下拉电阻是为了预设默许电位。当不必这些引脚时，这些输入端下拉接低电平或上拉接高电平。在I2C等总线上空闲时的形态是由上下拉电阻取得的。

7、提高芯片输入信号的噪声容限

输入端假如是高阻形态，或高阻抗输入端处于悬空形态，此时必要加上上拉或下拉电阻，以免遭到随机电平的影响，进而影响电路事情。相反，假如输入端处于被动形态，必要加上拉或下拉电阻，如输入端仅仅是一个三极管的集电极，从而提高芯片输入信号的噪声容限，加强抗干扰才能。

在BJT晶体三极管的基极度，上拉电阻和下拉电阻也起着至关紧张的作用。在三极管的电路使用中，串接在基极上的电阻起限定基级电流的作用，如下图中的R2所示。

三极管的电路

如下图中的R5所示，上拉电阻使三极管基极的输入电平在默许情况下是高电平输入，当CPU有低电平信号输入时，边沿电路呼应，下拉电阻使晶体管的基极输入在默许情况下拉到低电平，如下图中的R6所示。

下拉电阻使用

上下拉电阻的阻值选择

电路计划中，寻常阻值轻重都是依靠履历拔取的。上拉电阻阻值有4.7k欧姆,10k欧姆等。但具体的照旧要从以下方面思索：

1、功耗

上拉电阻和电源相毗连，下拉电阻和GND相毗连，在对电阻举行选型时，必要思索到电阻本身带来的斲丧。好比在按键电路中，电阻取10K可以满意条件，取20K也可以满意条件。但是分明电阻取20k时，电阻斲丧的能量会更低。在对待机有需求的电路中，必要严厉控制上下拉电阻的取值。

2、驱动才能

驱动才能的轻重和提供的电流有干系。好比在OC门和OD门电路中，上拉电阻取太大，在输入高电平常，无法为后级提供较大的电流。如下图所示，LED正常事情时必要5~10mA电流，假如电阻取太大，LED灯无法点亮，因此需团结LED灯的电流和电压来拔取上拉电阻。

上拉电阻使用图

3、信号速率

关于高速电路，过大的上拉电阻约莫变平稳。必要电阻与电路寄生电容构成RC滤波电路，影响信号的高频分量的传输。

4、驱动才能与功耗均衡

以上拉电阻为例，寻常地说，上拉电阻越小，驱动才能越强，但功耗越大，计划时应注意两者之间的均衡。

5、下属电路的驱动需求

相反以上拉电阻为例，当输入高电平常，开关管断开，上拉电阻应适中选择以可以向下属电路提供充足的电流。

6、上下电平的设定

不同电路的上下电平的门槛电平会有不同，电阻应得当设定以确保能输入准确的电平。以上拉电阻为例，当输入低电平常，开关管导通，上拉电阻和开关管导通电阻分压值应确保在零电平门槛之下。

7、频率特性

以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下属电路之间的输入电容会构成RC延长，电阻越大，延长越大。上拉电阻的设定应思索电路在这方面的需求。

8、阻值盘算

上下拉电阻阻值怎样盘算？以上拉电阻为例，最大值：为确保高电平常输入好效，上拉电阻要分明小于负载的阻抗。若上拉电阻过大，会招致输入的高电平不敷。最小值：不凌驾场效应管的额外电流（或三极管的饱和电流）。

算出最大和最小值后，拔取正中值就可以了。但是，假如负载电流较大，低电平要求很严厉，那么就要选接近最小值的上拉电阻。假如思索尽约莫的低功耗，那么就选用接近最大值的上拉电阻。

上拉电阻怎样使用？

1、用在OC/OD门

关于OC（Open Collector，集电极开路）、OD（Open?Drain，漏极开路）电路上拉电阻的功效主要是为集电极开路输入型电路提供输入电流畅道。有些芯片他们的一些输入管脚，集成了三极管或MOSFET，但是没有集成上拉电阻到VCC。典范的OC电路如图31.6所示。以是，这些管脚但是就是一个集电极，并且是个开路，以是就称为OC。依照我们先容的三极管的边沿电路，这个上拉电阻是必需的内容，我们在原理图中在OC、OD电路安排的上拉电阻，原本就是让电路功效完备的必需内容。

集电极开路电路

OC或OD的由来，是用于计划一种“线与”电路。两个或多个输入信号毗连在一同可以完成逻辑“与”的功效。如图31.7所示，两个输入只需有此中一个输入为低电平，就可以让输入为低电平，两个输入都是高电平常，输入才为高电平。

两个OC电路完成“线与”

2、用在按键电路上

按键电路的事情原理是当按键未被按下和按下时电平取反，MCU经过检测到该管脚的信号电平被取反了，推断按键对否被按下。原理图如下：

按键电路

当按键未被按下时，此时MCU的IO口检测到高电平；当按键被按下时，此时检测到低电平，上拉电阻是为了确保按键未被按下时处于一个安稳的高电平。

3、三极管完成电平转换电路的边沿电阻

起主要了解三极管的基本原理，三极管属于电流控制电流型元件，与MOS管不同，MOS管属于电压控制电压型元件。三极管有三个事情区：停止区、扩大区和饱和区。以NPN三极管为例，BE之间谁人箭头很像一个二极管，但是BE之间就是一个二极管，BE的压差(UBE)约为0.6V支配（实践轻重与元器件的型号有关），当UBE＜0.6V时，BE间的等效二极管没有导通，此时的三极管也就处于停止形态；随着BE间的电压上升，三极管进入扩大区，三极管处于扩大区或饱和区时UBE=0.6V。这时BE的压差不会随着输入的电压变高而持续增长，体现出二极管的特性，坚持一个导通电压。

如图所示，输入信号假如是个3.3V电压信号，三极管的BE电路等效于一个二极管。我们不会把二极管两头直接接到电压和GND之间，寻常会串联个电阻，举行电流控制。

三极管电平转换电路

4、用在I2C总线

一些总线有输入输入接口，实质就是OC或OD的接口。I2C（Inter Integrated Circuit，内里集成电路）总线就是典范的OD输入布局的使用，典范的I2C电路都有上拉电阻，如图所示。

I2C接口的SCL与SDA都是OD输入布局输入，如此的利益是可以作为双向数据总线。OC、OD电路屡屡是刚刚说的输入输入管脚，但是一些总线的I/O就是一些双向数据的信号，但是就是把输入和输入短接在一同，然后把输入做成OC或OD。如此处理不但用一根信号完成了双向数据，既可以输入又可以输入，同时处理了双向数据假如同时发送带来的数据分歧的成绩。

I2C电路

寻常来说，芯片的输入管脚是推挽布局。假如两个芯片的推挽布局输入管脚毗连在一同，某一个时候两个芯片同为输入，一个假如输入为高、一个输入为低，则约莫显现短路的征象，事情中称为“总线分歧”，如图所示。用OC、OD电路可以制止短路，一切绝大大多总线都是接纳这种办法计划，如I2C、LPC、PCI等总线的输入输入管脚都是如此的管脚典范。固然也有些总线办法，I/O端口不必要外接，是芯片内置了上拉电阻。

总线图

关于I2C总线，总线上有两个芯片或多个芯片，一切芯片的引脚输入什么形态，都不会显现短路的情况惹起数据分歧，共同各自芯片内里的数据识别电路及仲裁体系，两边都可以主动给另一方发送信息。也就是说，任何一方都可以将拉低，不拉低时就是开释总线，总线上为高电平，而不会影响起数据分歧，如下图所示。

I2C总线图

5、用在逻辑IC悬空的管脚

数字逻辑电路中由于内里逻辑门会同时灵识和关断，SSN噪声比拟寻常的电路较大，管脚悬空就比力容易遭到芯片内里和外界的电磁干扰，在数字电路中不必的输入脚都要接安稳电平，经过保举使用1k电阻接高电平或接地。

6、用在终端婚配上

上下拉电阻常常用在高速电路中，举行终端婚配。由于传输线的阻抗不一连会惹起信号号的反射，招致波形显现过冲，回沟，振铃等征象。因此，必需在传输上举行源端和终端的婚配。

终端婚配常规来说具有两品种型，并联端接和戴维南端接。

并联端接——在终端并联一个与传输线特性阻抗一律的电阻到VCC大概GND。终端并联端接的优点是信号能量反射回源端之前，在负载端会消弭掉，缺陷是上下拉电阻会有功耗的产生。

并联端接下拉电阻

并联端接上拉电阻

戴维南端接——戴维南端接也称为分压器端接，接纳上拉电阻和下拉电阻同时接在终端上。优点是可以低落终端对源端驱动才能的要求，缺陷是上下拉电阻都存在功耗。

戴维南端接上下拉电阻

固然，上下拉电阻另有其他很多场合依据芯片的要求大概是电路的计划必要增长上下拉电阻。好比在电平转换电路中，可以使用上拉电阻举行电平之间的转换。

在单片机驱动相似LED的负载时，使用上拉电电阻可以提高I/O口的驱动才能。在三极管的BE之间增长下拉电阻，可以确保三极管在初试形态下处于安定关断的形态。

我是李工，而立之年，30岁的肢体，00后的心，眷注我各位一同聊聊元器件。

图片泉源于网络

关于上下拉电阻，各位另有什么疑问？大概有什么好的意见，接待各位来批评区留言。